Yamaguchi/Endo ITmag lab
Electromagnetic Theory Divistion
Dept. of EE/ECE, Tohoku University

説明: 説明: 説明: 説明: 説明: 説明: 説明: E:\A.Y\ITMAG\Homepage\nav4.gif English Version
(工事中)
説明: 説明: 説明: 説明: 説明: 説明: 説明: E:\A.Y\ITMAG\Homepage\header_photo1.gif説明: 説明: 説明: 説明: 説明: 説明: 説明: E:\A.Y\ITMAG\Homepage\header_photo2.png説明: 説明: 説明: 説明: 説明: 説明: 説明: E:\A.Y\ITMAG\Homepage\header_photo3.jpg 
Chip-Level Noise Suppression
RFトランシーバICでは,デジタル回路部から発生した電磁雑音がRFアナログ回路部の受信感度を低下させる深刻な問題が顕在化しています.そこで我々のグループは,抑制したい高調波雑音の周波数に合わせて組成や厚さを制御した磁性薄膜をICチップ上に形成し,その雑音を熱に変換する技術を開発しました.この技術を用いることで,ICの設計や製造技術を変えることなく,後から磁性薄膜を付加するだけで雑音を抑制することが可能となります.

磁性薄膜を用いたチップレベルノイズ抑制の原理

誘導ノイズ低減
 ・ 強磁性共鳴以下の周波数帯域
   - 磁気シールド効果




   
 
伝導ノイズ低減
 ・ 強磁性共鳴(FMR)周波数帯域
   - 強磁性共鳴損失
   - ジュール損失

 ・ 損失により配線抵抗が増加し
   配線インピーダンスが変化



  シールドによりRFアナログ回路部へのノイズ結合低減   損失により高周波における配線の直列抵抗成分が増加


磁性薄膜を用いたチップレベルノイズ抑制効果
 
磁性薄膜の集積化により,RFトランシーバICとして動作するテスト・チップの上に
帯域内の高調波スプリアス(不要信号成分)を約10 dB抑制!!





この写真はMWE 2013 (Nov. 27-29, 203, Pacifico Yokoyama, Japan)にて公開実験したときのものです.



この研究は、総務省・電波利用料制度による電波資源拡大のための研究開発課題「高速・高品質な無線通信実現のためのICチップレベルの低ノイズ化技術の研究開発」(2010~2013年度)で実施したものです.


ワンチップ電源用マイクロインダクター 





 

Last updated on November 22th, 2012.
Contact:muroga@
@
以下にはecei.tohoku.ac.jpをつけて下さい
山口・遠藤研究室 和文TOP