総務省 電波資源拡大のための研究開発
高速・高品質な無線通信実現のためのICチップレベルの低ノイズ化技術の研究開発
(2010.10.1掲載)

1 プロジェクトのテーマ及び目的

無線機器内のRF部における高速信号伝送の品質を向上させるため、LTE級RFトランシーバを想定したTEGチップの開発と ICチップレベルでのノイズ計測ツールの開発、半導体と磁性体の異分野技術の協調による革新的なノイズ抑制技術の確立を行う。 その成果としてICチップから放射される特定周波数のノイズ、およびノイズ源から近接するRF処理部に混入するノイズを それぞれ10dB低減し、更にLTE移動通信端末におけるRF受信部を模擬した対策の効果検証により、高速信号伝送の品質向上を明らかにする。

2 新産業分野創出の見込み又は可能性

将来のマルチキャリア対応等の高速通信方式に対応した高周波アナログおよびデジタル信号処理回路混在の1チップRFICの開発に適応可能。 実用化は2015年を計画している。これは、現在日本国内に無い実用LTE級RFICチップの開発を意味し、 このクラスで日の丸チップを創出する意義は大きい。

3 産業・経済・社会への波及効果

上述の第2項の記載内容に加え、チップレベルでのノイズが低減されたデバイスを搭載した場合の無線機器の回路設計基準、 および、同設計に必要な動作シミュレーションなどに用いる等価電磁界ノイズモデルなどを提案、標準化することを視野においている。 さらに、本研究開発の成果が適用されたデバイスが製品化された際には、直ちに、同デバイスを搭載した無線端末の実用化を目指す。

4 開発研究テーマに関する国内外の動向及び国際的意義

ICにおける信号処理の高度化・高周波化が進み、無線機器内において高速伝送の品質を劣化させるノイズ問題が深刻化している。 特に携帯電話等の移動端末においては、受信感度を十分に確保するために、限られたスペースの中でアンテナ及びRF処理部への ノイズ対策に世界的に苦慮している状況である。現状では、無線機器内部の与干渉回路と被干渉回路について、 設計により物理的に距離マージンを確保する、チップ間にノイズ抑制シート・金属シールドを挿入するなどにより ノイズ源を極力分離させて配置している。ノイズの発生と混入において最も重要なIC内部(ICチップレベル)の ノイズ対策技術が未着手のため、ノイズ対策は現場レベルの経験を基にICチップの外部、 すなわち基板・機器レベルで行わざるを得ない。

今後、移動通信分野における更なる高度な変調方式の導入や高周波帯の利用により、 高速信号処理を実現するためのICの高周波動作化・小型化・省電力化・ワンチップ化の進展と、 それに伴うノイズ問題の更なる深刻化が予測される中で、対策スペースの増加を招かずに 受信レベルを確保する対策が切望されている。

本研究開発で推進するような、磁性薄膜を用いたチップを集積化してノイズ抑制を検討することは 世界初の試みとなるものであり、我が国の国際競争力の基盤技術となりうる。 政策的には「情報通信審議会答申我が国の国際競争力を強化するための ICT研究開発・標準化戦略(平成20年6月)」ならびに「電波政策懇談会報告書(平成21年7月)」 の示す内容に合致するものである。

5 開発研究の内容と体制



研究室ホームページトップ(和文)へ
E-mail yamaguti@ecei.tohoku.ac.jp (@を半角にしてご使用下さい)